Yıldız Teknik Üniversitesi
Bilgisayar Mühendisliği
2025-2026 Bahar
BLM2022 Bilgisayar Organizasyonu
Ödev 1

Amaç: Bu ödevin amacı, temel mantık kapılarını kullanarak **yapısal** (**structural**) seviyede bir RISC-V ALU tasarlamak ve bu ALU'yu bir Register File ile birleştirerek yüksek frekansta çalışabilen, zamanlama (timing) kısıtlarına uyan bir veri yolu (datapath) oluşturmaktır.

Genel Kurallar:

- Tasarımınızda Verilog'un davranışsal aritmetik operatörleri (`+`, `-`, `<`, `>`, `==`) **kesinlikle kullanılamaz**. Tüm işlemler, size verilen `lib_gates.v` kütüphanesindeki temel kapılar çağrılarak (instantiation) yapısal olarak kurulmalıdır.
- Amacımız sistemi hatasız ve **çalışılabilecek en yüksek frekansta** tasarlamaktır.

Soru 1) ALU Tasarımı

32-bitlik bir ALU tasarlayınız. ALU'nuz yalnızca şu 5 fonksiyonu desteklemelidir: ADD, SUB, AND, XOR, SLT (Set Less Than). Fonksiyon tablosu ve kontrol değerleri aşağıdaki tabloda verilmiştir.

ALUControl (3-bit)	İşlem Adı	Matematiksel / Mantıksal Karşılığı	Açıklama
000	**AND**	A & B	32-bitlik bitsel VE (AND) işlemi.
001	**XOR**	A ^ B	32-bitlik bitsel Özel VEYA (XOR) işlemi.
010	**ADD**	A + B	32-bitlik toplama işlemi.
110	**SUB**	A - B	32-bitlik çıkarma işlemi (İki'ye Tümleyen kullanılarak).
111	**SLT**	A < B ? 1 : 0	Eğer A, B'den küçükse sonuç 1, aksi halde 0 olur. (İşaretli sayılar ve taşma/overflow dikkate alınmalıdır).

ALU'ya ilişkin gerçeklemenizi `alu.v` olarak kaydedin, alu modülü giriş ve çıkışlarının `datapath.v` ile uyumlu olmasına dikkat edin.

ALU'nuzun maksimum frekansını belirleyecek olan Toplama/Çıkarma (Adder/Subtractor) bloğudur. Basit bir Ripple Carry Adder (RCA) düşük puan getirecektir. Daha hızlı mimarileri araştırmanız ve uygulamanız beklenmektedir.

SLT işlemi tasarlanırken, işaretli sayılarda oluşabilecek Taşma (Overflow) durumu kesinlikle dikkate alınmalıdır.

Soru 2) Datapath ve Zamanlama Analizi

Size verilen regfile.v modülünü kullanarak, tasarladığınız ALU ile bir döngü oluşturun. Datapath şu işlemi yapabilmelidir: RegFile'dan iki değer oku (rs1, rs2), ALU'da işleme sok ve sonucu tekrar RegFile'a yaz (rd).

Verilen `datapath.v` şablonunu kullanarak regfile ve ALU'dan oluşan datapath'i gerçekleyin.

Frekans Optimizasyonu: Kurduğunuz sistemin çalışabileceği maksimum saat frekansını (Fmax) hesaplayınız.

Hold Time (Tutma Zamanı) Kontrolü: RegFile'ın çıkışından çıkıp, ALU'nun en hızlı yolundan (örneğin sadece bir AND kapısı) geçerek tekrar RegFile'ın girişine ulaşan veri, Hold Time ihlaline (Race Condition) sebep oluyor mu? Matematiksel olarak ispatlayınız.

Eğer Hold Time ihlali varsa, tasarımınıza (buffer vb. ekleyerek) müdahale edip bu ihlali gideriniz.

Raporda aşağıdaki konuları detaylandırmanız gerekmektedir:

1. ALU mimarisi
2. Adder seçimi ve gerekçesi
3. Fmax hesabı
4. Hold-time analizi
5. Sonuç ve varsa hold ihlalini giderme yöntemi

Videoda aşağıdaki adımlar kısa ve net biçimde gösterilmelidir:

1. Dosyaların ve kodun gösterilmesi
2. Kodun derlenmesi ve GTKWave simülasyonunun çalıştırılması
3. Waveform üzerinden kısa doğrulama
4. Kullanılan adder mimarisinin ve hold-time çözümünün kısa açıklaması

Teslim Edilecekler (Tüm dosyalar **ogrencino_isim_soyisim.zip** dosyası içinde teslim edilmelidir):
• Tüm Verilog kaynak kodları ve hiyerarşisi. • Testbench simülasyon dalga formları (Waveforms). • Zamanlama Analiz Raporu (PDF). • En fazla 4 dakika uzunluğunda kısa tanıtım videosu linki. *(README.txt içinde Google Drive veya unlisted şekilde Youtube video linki paylaşılmalı).*

Not:

Icarus Verilog varsayılan olarak typ (tipik) gecikmeleri kullanır. Minimum veya maksimum gecikmeleri seçmek için derleme aşamasında -T parametresi kullanılmalıdır:

Hold Time Analizi (En hızlı senaryo - Minimum Gecikmeler):
`iverilog -Tmin -o sim_min tb_datapath.v regfile.v lib_gates.v alu.v datapath.v`
`vvp sim_min`
Bu kodla oluşan VCD dosyası GTKWave'de açıldığında T_CD değerlerinin uygulandığını görülecektir.

Setup Time / Maks. Frekans Analizi (En yavaş senaryo - Maksimum Gecikmeler):
`iverilog -Tmax -o sim_max tb_datapath.v regfile.v lib_gates.v alu.v datapath.v`
`vvp sim_max`
Oluşan VCD dosyası GTKWave'de açıldığında ise devrenin en yavaş hali olan T_PD değerleri devrede olacaktır.

Puanlama:

Fonksiyonel eksikliği bulunmayan, Hold Time kısıtına uyan tasarımlardan en yüksek frekanslı datapath 100 puan, en düşük frekanslı datapath 70 puan diğerleri ise ölçeklenerek 70-100 arasında puan alacaktır.

Fonksiyonel eksikliği bulunmayan fakat Hold Time kısıtını sağlayamayan tasarımlar 70 puan alacaktır.

Fonksiyonel eksikliklere göre puan düşürülecektir.